Nanofios de silício ampliam capacidade de processadores

Estruturas minúsculas e tridimensionais vêm sendo desenvolvidas por pesquisadores da FEEC e do CCS

CARLOS ORSI
carlos.orsi@reitoria.unicamp.br

Depois de apresentar, no ano passado, o primeiro transistor 3D fabricado no Brasil, o Centro de Componentes Semicondutores (CCS) e a Faculdade de Engenharia Elétrica e de Computação (FEEC) da Unicamp avançam no domínio das técnicas de fabricação dos nanofios tridimensionais de silício, as minúsculas estruturas por onde flui a eletricidade no interior dos atuais componentes eletrônicos. Os transistores 3D são uma das principais apostas para que se possa manter o ritmo atual de miniaturização e de melhoria de desempenho dos processadores de dados que estão no cerne da vida moderna – de computadores e telefones celulares a automóveis, equipamentos de diagnóstico médico e no controle de processos industriais.

Nas últimas décadas, o ganho de capacidade dos processadores vem seguindo a chamada "Lei de Moore", proposta em 1965 por um dos fundadores da Intel, Gordon E. Moore. De acordo com essa lei, o número de transistores que pode caber numa mesma área deve dobrar a cada dois anos, aproximadamente. Hoje, alguns circuitos integrados, tais como os processadores, contêm bilhões de transistores. No entanto, a crescente miniaturização já está levando os componentes ao limite de suas capacidades físicas, explica o pesquisador José Alexandre Diniz, professor da FEEC e diretor do CCS. "Estamos chegando à escala do átomo", disse ele.

Transistores são usados em processadores de dados como interruptores, permitindo ou bloqueando a passagem de corrente elétrica, atividade que produz as sequências de "0" e "1" que representam as operações lógicas de um computador. Quanto maior o número de transistores, portanto, mais operações um circuito integrado é capaz de fazer. As pesquisas que levaram à criação do transistor feito de material semicondutor deram o Prêmio Nobel de Física a John Bardeen, Walter Brattain e William Shockley, em 1956, e a invenção do circuito integrado foi reconhecida com o Nobel de Física em 2000, concedido a Jack Kilby.

Numa entrevista concedida em 2005 à publicação *TechWorld*, o próprio Gordon Moore reconheceu que a "lei" que leva seu nome é insustentável no longo prazo: "Em termos do tamanho do transistor, dá para ver que estamos nos aproximando do tamanho dos átomos, o que é uma barreira fundamental", disse ele. "Temos mais dez ou 20 anos até atingirmos esse limite fundamental", acrescentou, falando nove anos atrás.

Os transistores 3D representam uma solução para o problema de como seguir aumentando a eficiência dos processadores sem levar a miniaturização a níveis que inviabilizem o próprio funcionamento dos aparelhos: essa tecnologia permite que a eletricidade no transistor flua por três planos, em vez de apenas um, como acontece no caso dos transistores planares tradicionais. Isso reduz a área necessária para abrigar o conjunto dos dispositivos, já que cada um deles passa a oferecer três canais para a corrente elétrica. O transistor 3D permite, ainda, um controle melhor da corrente, o que reduz a tensão necessária para ligá-lo e desligá-lo.

Outra vantagem dessa tecnologia é a redução drástica da perda de energia no sistema. "Os transistores atuais têm uma corrente de fuga da ordem de pico-Ampere, o que faz com que consumam baterias mesmo em *standby*", disse Diniz ao ***Jornal da Unicamp***. Ele compara o fluxo de elétrons pelo transistor ao fluxo de água num encanamento, e explica que, no caso do transistor tradicional, a torneira "não fecha bem, fica pingando". "Nos transistores 3D, a perda cai em três ordens de magnitude e as baterias de equipamentos eletrônicos com esses dispositivos podem durar muito mais", afirmou.

Imagens: Divulgação



Na foto maior, o transistor; nas imagens menores, os nanofios em diferentes escalas de ampliação

Se um único chip de computador pode conter bilhões de transistores, um só transistor pode abrigar milhares de nanofios, que são os "canos" por onde passa a eletricidade – tudo isso, numa escala de tamanho que desafia a imaginação: os transistores 3D da Intel, empresa comercialmente pioneira nesse tipo de tecnologia, têm 22 nanômetros (nm). Isso significa que mais de 4 mil deles poderiam ser alinhados na espessura de um fio de cabelo. Quando do lançamento do *Ivy Bridge*, primeiro processador com esse tipo de tecnologia, em 2012, um executivo da Intel disse à emissora britânica BBC que a meta da empresa era criar um sistema capaz de fazer as baterias dos equipamentos eletrônicos durarem até 20 vezes mais tempo.

Na Unicamp, a pesquisa orientada por Diniz e realizada por Marcos Vinícius Puydinger dos Santos para sua dissertação de mestrado, "Desenvolvimento de processos de obtenção de nanofios de silício para dispositivos MOS 3D utilizando feixe de íons focalizados e litografia por feixe de elétrons", produziu transistores 3D com 35 nm e até 1.280 nanofios. Santos investigou dois processos para a produção dos transistores, envolvendo diferentes equipamentos presentes no CCS: o Focused Ion Beam ("Feixe de Íons Focalizados", conhecido pela sigla FIB), que dispara íons de gálio sobre a superfície de silício, esculpindo-a em escala nanométrica e também, quando necessário, depositando outros materiais sobre ela, tais como o metal platina e o isolante óxido de silício. O outro processo, por Electron Beam Litography ("Litografia de Feixe de Elétrons", EBL), se vale das partículas subatômicas para desenhar um gabarito que, depois, será usado, em outros equipamentos, como molde para a criação dos transistores.

"Cada técnica tem suas peculiaridades e desafios", disse Santos. "A ideia foi explorar as técnicas e fazer algo inovador para o Brasil". Os transistores produzidos pelo FIB levaram dois dias para serem feitos, com um custo unitário de US$ 4 mil (mais de R$ 8 mil) por dispositivo. Já os obtidos por meio da litografia de elétrons levaram dez dias, mas a um custo unitário de US$ 150, ou pouco mais de R$ 300.

Os equipamentos presentes no CCS têm capacidade para produzir protótipos, mas não chegam à escala industrial, e é improvável que a indústria brasileira adote as tecnologias testadas pelo grupo da Unicamp, disse Diniz. "A indústria nacional não está nessa fase, nem temos fábricas para isso", afirmou o pesquisador. "Há uma tendência mundial de a indústria se deslocar para onde a mão de obra é mais barata. Mas temos de obter a tecnologia: alguém no Brasil tem de ser capaz de fazer isso", disse.

"A arquitetura de transistores (...) baseada em nanofios tem se tornado essencial para sustentar a Lei do Moore e permitir a evolução da indústria nanoeletrônica", escreveu Santos em sua dissertação. "O desenvolvimento e emprego desses transistores têm sido exigências fundamentais para a moderna indústria microeletrônica", diz o texto, mais adiante.

Futuro

Os resultados obtidos para a dissertação de Santos já representam um avanço sobre a tecnologia usada na criação dos primeiros transistores 3D do Brasil, anunciada pelo CCS em 2013, parte do doutorado de Lucas Petersen Barbosa Lima, que passou um ano num doutoramento-sanduíce no Interuniversity Microelectronics Centre (IMEC), da Bélgica, graças ao programa Ciência Sem Fronteiras do governo federal. Esse trabalho inicial produziu dispositivos com até 100 nm. "Ainda não tínhamos o EBL então", explicou Diniz. "Agora que o Lucas voltou ao Brasil, ele vai trabalhar no EBL também". O objetivo do CCS é chegar aos dispositivos de 10 nm. Ao lançar o *Ivy Brigde* em 2012, a Intel informava que pretendia atingir essa escala em 2015.

Depois de produzir os nanofios para sua dissertação, Santos pretende seguir com pesquisas na área em seu doutorado. "Vou trabalhar não só em silício, mas também em arseneto de gálio", disse ele, referindo-se a um material alternativo para a fabricação de semicondutores, que permite uma maior facilidade de condução dos elétrons. "Ele permite trabalhar em frequências mais altas, por isso pode ser usado em equipamentos de telecomunicações", explicou o pesquisador. Diniz disse ainda que o CCS realiza pesquisas sobre outros tipos de transistores 3D baseados em nanofios ou nanoestruturas, como os que se valem de grafeno, nanotubos de carbono e de materiais magnetoresistentes.

As pesquisas para o desenvolvimento dos transistores 3D no Brasil fazem parte de uma parceria entre a Unicamp e a USP, e integram um projeto temático financiado pela Fundação de Amparo à Pesquisa do Estado de São Paulo (Fapesp), coordenado pelo professor João Antônio Martino, da Escola Politécnica da USP, e também estão inseridas entre as atividades do Instituto Nacional de Ciência e Tecnologia de Sistemas Micro e Nanoeletrônicos (INCT-Namitec), coordenado pelo professor Jacobus W. Swart, da FEEC da Unicamp. O INTC-Namitec é um dos 123 órgãos criados pelo Programa de Institutos Nacionais de Ciência e Tecnologia do Ministério da Ciência, Tecnologia e Inovação (MCTI). Vale acrescentar que, os sistemas FIB e EBL, usados nos trabalhos de Lima e de Santos, foram adquiridos pela Unicamp através de projetos temáticos da Fapesp coordenados pelos professores Jacobus W. Swart da FEEC e Newton Cesário Frateschi do IFGW, respectivamente, em 2005 e 2011.

Foto: Antonio Scarpinetti



Da esq. para a dir., Marcos Vinícius Puydinger dos Santos, Lucas Petersen Barbosa Lima e o professor José Alexandre Diniz: avanços nas técnicas de fabricação

Publicação

Dissertação: "Desenvolvimento de processos de obtenção de nanofios de silício para dispositivos MOS 3D utilizando feixe de íons focalizados e litografia por feixe de elétrons"

Autor: Marcos Vinícius Puydinger dos Santos

Orientador: José Alexandre Diniz

Unidade: Faculdade de Engenharia Elétrica e de Computação (FEEC)

Financiamento: Fapesp